module AND2 (Z,A,B);

  output  Z;
  input   A;
  input   B;

  wire Z,A,B;

  and s0 (Z,A,B);

endmodule