module SLATSR (Q,QBAR,CLK,D,RN,S,SE,SI,notifier);

  output  Q;
  output  QBAR;
  input   CLK;
  input   D;
  input   RN;
  input   S;
  input   SE;
  input   SI;
  input   notifier;

  MUX21_UDP  m0 (net2, SE, D, SI);

  PH1PSRDSD  i0 (preQ, CLK, net2, S, RN);
  BUFX       i1 (Q, preQ, notifier, CLK);

  not        i2 (QBAR, Q);

endmodule